Mapa de Memória e Registradores do DMA

1. Organização geral

O controlador DMA (Direct Memory Access) será responsável pelo gerenciamento das transferências de dados entre a memória principal e o acelerador matricial. Sua configuração será realizada pela CPU RISC-V por meio de registradores mapeados em memória (MMIO), utilizados para definir os endereços dos operandos, as dimensões das matrizes e o início da operação.

Após receber o comando de execução, o DMA deverá coordenar as operações de leitura e escrita necessárias ao processamento matricial por blocos (tiling). Dessa forma, a CPU ficará responsável pela configuração e supervisão da operação, sem a necessidade de realizar individualmente as transferências dos elementos das matrizes.

A comunicação com os demais componentes será realizada por meio da interconexão AXI prevista na arquitetura do sistema. Para acessar a memória e realizar as transferências, o DMA deverá operar como mestre (AXI Master), sendo responsável por iniciar as transações no barramento.

A definição do protocolo utilizado nas transferências, AXI4 ou AXI4-Lite, ainda depende de alinhamento com o grupo. Também será necessário estabelecer a interface pela qual a CPU acessará os registradores de configuração do DMA, considerando a organização do barramento e o endereçamento global do sistema.

2. Mapa de registradores

A organização proposta utiliza oito registradores de 32 bits, distribuídos em endereços consecutivos com espaçamento de quatro bytes. Esses registradores armazenam os parâmetros necessários à execução das transferências e permitem que a CPU acompanhe o estado do controlador.

O endereço de cada registrador será determinado a partir de um endereço-base, denominado DMA_BASE, acrescido do deslocamento correspondente.

Tabela 1 — Mapa de registradores do DMA

OFFSET	REGISTRADOR	ACESSO	FUNÇÃO
0x00	ADDR_A	R/W	Endereço inicial da matriz A
0x04	ADDR_B	R/W	Endereço inicial da matriz B
0x08	ADDR_C	R/W	Endereço inicial da matriz C
0x0C	DIM_M	R/W	Número de linhas de A
0x10	DIM_K	R/W	Colunas de A e linhas de B
0x14	DIM_N	R/W	Número de colunas de B
0x18	CONTROL	R/W	Comando de início
0x1C	STATUS	R	Estado da operação

3. Registradores de controle e estado

Os registradores CONTROL e STATUS serão utilizados para iniciar as operações do DMA e acompanhar sua execução.

O registrador CONTROL receberá os comandos enviados pela CPU, enquanto o registrador STATUS disponibilizará informações sobre o andamento e a conclusão das transferências.

Tabela 2 — Campos dos registradores de controle e estado

REGISTRADOR	BITS	CAMPO	DESCRIÇÃO
CONTROL	0	START	Solicita início da operação
CONTROL	31:1	Reservado	Sem atribuição nesta etapa
STATUS	0	BUSY	DMA executando operação
STATUS	1	DONE	DMA concluiu a escrita dos resultados de C
STATUS	31:2	Reservado	Sem atribuição nesta etapa

O funcionamento previsto consiste na configuração dos registradores de endereço e dimensão pela CPU, seguida da solicitação de início por meio do bit START.

Durante a execução, o campo BUSY deverá indicar que o controlador permanece ocupado com a operação. Após a conclusão das transferências e da escrita dos resultados na região de memória destinada à matriz C, o campo DONE deverá sinalizar o término do processamento sob responsabilidade do DMA.

Ainda será necessário definir o comportamento dos bits de controle, principalmente o mecanismo de limpeza de START e DONE, bem como o tratamento de uma nova solicitação de início enquanto BUSY estiver ativo.

Os campos apresentados pertencem exclusivamente ao controlador DMA. O acelerador possui seu próprio registrador de estado, cuja definição preliminar estabelece STATE nos bits [1:0], DONE no bit 2 e ERROR no bit 3, conforme a documentação compartilhada pelo grupo. A distinção entre esses registradores deverá ser mantida durante a integração, uma vez que representam estados de funcionamento de módulos diferentes.

4. Organização das regiões de memória

As regiões de memória utilizadas pelo DMA serão definidas pelos endereços armazenados nos registradores ADDR_A, ADDR_B e ADDR_C. Esses endereços servirão como referência para o cálculo das posições acessadas durante a movimentação dos blocos de dados.

Tabela 3 — Regiões de memória utilizadas pelo DMA

REGIÃO	BASE	USO
Matriz A	ADDR_A	Leitura de operandos
Matriz B	ADDR_B	Leitura de operandos
Matriz C	ADDR_C	Escrita dos resultados

A operação considerada corresponde à multiplicação de duas matrizes, A e B, cujas dimensões são definidas pelos registradores DIM_M, DIM_K e DIM_N.

A{M x K} x B{K x N} = C{M x N}

A partir dessas dimensões e dos endereços-base, a lógica de controle do DMA deverá determinar as posições de memória necessárias à leitura dos operandos e à escrita dos resultados, respeitando a organização dos blocos adotada pelo acelerador.
O processamento por tiling permite dividir a multiplicação em blocos menores, compatíveis com a capacidade de armazenamento e processamento do acelerador. Nesse contexto, o DMA será responsável pela movimentação dos dados, enquanto as operações aritméticas serão executadas pelo módulo de aceleração.
O mapa de memória global também deverá contemplar os buffers utilizados pelo acelerador, incluindo as regiões destinadas ao recebimento dos operandos e ao armazenamento temporário dos resultados, conforme a arquitetura definida para o módulo.
Os endereços absolutos dessas regiões, suas faixas de endereçamento e a organização dos acessos ainda precisam ser consolidados com os responsáveis pelo barramento e pelo

acelerador. Essas definições serão necessárias para estabelecer a integração entre os módulos e implementar corretamente a lógica de geração de endereços do DMA.